芯际无限隆重亮相第六届 RISC-V 中国峰会，车规与具身智能双赛道齐发

当开源指令集从实验室走向量产线，RISC-V 正在成为中国半导体自主可控的关键路径。
为期两天的第六届 RISC-V 中国峰会于10月18日至20日在深圳福田圆满落幕。作为全球开源硬件的年度盛会，RISC-V 国际基金会理事长戴路、CEO Andrea Gallo 及图灵奖得主大卫·帕特森等嘉宾悉数到场，围绕AI计算、汽车电子、工业与机器人等七大方向共探产业未来。
本届峰会是 RISC-V 在中国生态建设的重要节点。经过六年发展，RISC-V 已从早期的学术探索，逐步走向汽车、工业、AI 终端等对可靠性要求极高的产业场景。峰会设置七大分论坛，覆盖人工智能计算、汽车电子、工业与机器人、处理器设计、软件生态、安全与可信、产业投融资等方向。
与往届相比，2026年峰会的显著特征是：RISC-V 不再只是技术可能性的讨论，而是进入了量产落地和生态闭环的实证阶段。

破局车规最高安全壁垒：ASIL-D 架构创新与量产实证

汽车电子与工业机器人，正是 RISC-V 规模化商用最受瞩目的两大核心赛道。相较于传统 ARM 车规芯片高昂的授权成本，RISC-V 开源免授权、模块化可灵活调整的特性，恰好适配车身控制、底盘域控等大量车载场景，也为具身智能机器人的端侧计算提供了新的架构选择。
在汽车电子、工业与机器人分论坛，芯际无限软件技术总监赵丽萍以《RISC-V ASIL-D 车规 MCU ：架构创新与工程落地》为题，分享了芯际无限在车规级 RISC-V 芯片领域的最新进展。

芯际无限在汽车电子、工业与机器人分论坛现场分享（图1）

• ASIL-D 是 ISO 26262道路车辆功能安全标准中的最高等级，对应汽车安全完整性要求最严苛的场景——如动力总成、底盘控制、高阶辅助驾驶等系统。长期以来，达到 ASIL-D 等级的车规 MCU 市场由国际厂商主导，RISC-V 架构能否通过最高等级功能安全认证，一直是行业关注的核心问题。
  赵丽萍在分享中围绕两个层面展开：
  
• 架构创新层面，芯际无限基于全栈自研的RISC-V IP，设计了双核锁步（Dual-Core Lockstep，DCLS）的高安全力控制芯片XC32LS（XVA170），满足 ISO 26262 ASIL-D功能安全等级，同时兼容 EVITA Full / ISO 21434 信息安全标准。芯片配置 4MB 双分区 Flash 与 512 KB SRAM ，面向汽车动力总成、高端电控等高可靠性场景。
  工程落地层面，芯际无限的 XC32 系列已形成完整产品矩阵：XC32MC 车身电机控制 MCU 已于2026年实现批量上车，目前手握超500万颗总订单；产品覆盖车身、动力、底盘、集中式域控等多个车载场景。从流片、认证到量产上车，芯际无限跑通了 RISC-V 车规芯片从研发到商业闭环的完整路径。
• 芯际无限在汽车电子、工业与机器人分论坛现场分享（图2）
  
• 芯际无限在汽车电子、工业与机器人分论坛现场分享（图3）
• 这一实践意味着：RISC-V 不再只是低成本替代方案的选项，而是可以在最高功能安全等级的车规场景中，与传统架构同台竞争的技术路线。
  
• 芯际无限团队现场合照
• 携手零次方机器人：从整机任务出发，共定义具身智能芯片
• 具身智能是机器人产业的最新风口，也是 RISC-V 架构大展拳脚的新阵地。峰会期间，芯际无限战略合作伙伴零次方机器人联合创始人兼 CTO 程颐分享了《RISC-V在具身智能领域的应用机遇》。他指出，具身智能端侧需要多种计算资源协同，RISC-V 的开放生态有机会共同定义接口，并通过持续迭代形成规模效应。
  基于这一共识，芯际无限将与零次方机器人从整机任务出发，共同定义具身智能 RISC-V 芯片。双方将打破异构算力量垒，实现底层软硬件协同，构建统一的生态标准。
  芯际无限自研的 XC64AE 系列“小脑芯片”及 V1000 “大脑芯片”，将直接复用已验证的车规级标准与成熟供应链体系，降低试错成本，满足人身交互场景下的物理安全与底层数据隐私高标准合规要求。
  

零次方联合创始人直播演讲截图
从备选到必选：RISC-V 高门槛场景的突围

• 第六届 RISC-V 中国峰会释放的信号十分清晰：RISC-V 的竞争，已经从架构是否可行，进入到谁能在高门槛场景中率先量产落地的阶段。
  车规 ASIL-D 是汽车芯片的最高门槛，具身智能是机器人产业的最新赛道。芯际无限选择同时切入这两个方向，本质上是在用同一份 RISC-V 技术底座，回应两个最考验工程能力的产业命题。
  当开源架构真正跑通高可靠场景，RISC-V 在中国半导体产业中的位置，将不再只是备选，而是必选项。